

Microchip University Live



人工知能 (AI)、機械学習、10BASE-T1S、Time-Sensitive Networking (TSN)、FPGA に関する最新技術を学ぶために、Microchip University Live にご参加ください。

日程・場所 2025年11月26日(水)

2025年11月28日(金)

コンラッド東京

ヒルトン大阪

両日共に 9:30-16:30 (開場 9:00、12:30-13:30 ランチタイム)

料金

早割 (20% 割引): 税込 26,400円 (10月 31日までのお申し込みに適用)

標準: 税込 33,000円 (11月1日以降にお申込みの場合)

% 1 グループディスカウント: 同一社内で複数名申し込みされる場合、1 名は 早割もしくは標準料金をいただきますが、2 人目以降は 10 月 31 日までであれ ば税込 13,200 円、11 月 1 日以降であれば 16,500 円でご提供致します。

※ 2 どの料金にも各ホテルでのランチビュッフェ、Microchip Direct で購入可能なツールの割引クーポンが含まれます。



トラック	話題	時間割	形式	紹介
1		午前	講演講師によるデモ	【概略】機械学習 (ML) の基礎概念、方法論、そして応用について解説します。また、Microchip 社の ML 戦略、ML 開発スイート、そしてモーター予知保全のデモをご紹介します。 【詳細】 講演では、まず「AI・機械学習とは何か」という初歩的な解説からスタートします。続いて、Microchip のマイコンを活用した Edge AI のメリットをわかりやすくご紹介。 さらに、ML 開発スイートを用いたモデル作成の流れを実際の手順に沿って解説します。加えて、Microchip が描く AI/ML の活用シナリオや、モーターの動作を識別するデモンストレーションも実施。理論から実践、そして未来の展望までを一度に体験できる充実の内容です。
	人工知能 (AI) 機械学習	午後	実習ラボ	【概略】Shining a Light on AI/ML Microchip 環境を用いた機械学習入門本セッションでは、参加者がデータ収集、前処理、モデルのトレーニング、検証、評価といった、機械学習の一連のワークフローを実践できる内容となっています。 【詳細】 実習ラボでは、MPLAB® X ML Development Suite を用いて、マイコン上で実際に動作する機械学習モデルの作成に挑戦します。題材は身近な LED 懐中電灯。ライトの光を識別する ML モデルを、参加者自身の手で作り上げます。データ収集から前処理、モデルのトレーニング、検証・評価まで、機械学習の一連の流れを実体験できる貴重なセッションです。初心者にとっては AI/ML の基礎を体感する絶好の機会であり、専門家にとっても 組み込み環境における ML 活用の実際 を学べる実践的なプログラムとなっています。 参加要件: Microchip のツールや環境に関する事前の経験は必要ありません





トラック	話題	時間割	形式	紹介
2	10BASE-T1S Time-Sensitive Networking (TSN)	午前	講演講師によるデモ	【概略】シングルペアイーサネット (SPE) 規格の説明、特に 10BASE-T1S 規格と Microchip 社製品の特徴を深掘りし、産業用および自動車向けのオール IP アプリケーションにてどのように実現するのかを解説いたします。 【詳細】 シングルペアイーサネットの概要と市場動向について解説し、その中でも特に 10BASE-T1S に焦点を当てます。 ハードウェア面では、BIN (Bus Interface Network) 回路の仕組みと注意点について説明し、さらにマルチドロップ接続における重要な技術である PLCA (Physical Layer Collision Avoidance) の基礎から、MAC インターフェイスである MII における PLCA の動作についても、実際の事例を交えながら詳しくご紹介します。デモンストレーションでは、10BASE-T1S によるマルチドロップ接続での TC10 (Sleep/Wake-up) 動作とエンドポイントソリューションの 2 つを実施します。
		午後	講演 講師によるデモ	【概略】MACsec の仕組み、暗号化/復号および認証、MACsec キー合意 (MKA) プロトコル、鍵交換とハンドシェイクについて学び、10BASE-T1S ネットワークを例にそれらをどのように適用できるかを解説いたします。 【詳細】なぜ MAC 層でセキュリティが必要なのかについて説明し、その上で、OSI 参照モデルの中でMACsec がどの層に位置するのかをご説明します。次に、MACsec (IEEE 802.1AE-2018) の基本として、MACsec とは何か、その役割や接続アソシエーション、MACsec のフレームフォーマットと SecTag、暗号アルゴリズム、暗号化・復号、認証の仕組みについて解説します。最後に、MACsec キー合意(MKA)の仕組みについて詳しく説明し、IEEE 802.1X-2020 に基づく MKA プロトコルや、実際のEthernet フレームにおける EAPOL-MKA のやり取りの流れ、鍵の管理と交換方法について解説します。
		午後	講演	【概略】TSN (Time-Sensitive Networking) は、既存のイーサネット規格を拡張することで、決定性、制御性、堅牢性の統合を目指すイーサネットのサブ規格群です。本講座では、TSN の基礎、利点、そして産業ネットワークにおける応用について理解を深めることができます。 【詳細】 TSN (Time-Sensitive Networking) は、IEEE 802.1 ワーキンググループによって策定された一連のサブ規格であり、既存の Ethernet に決定性 (802.1AS)、リアルタイム性 (802.1Qbv)、高信頼性 (802.1CB) を付加することで、産業オートメーションや車載ネットワークの発展を支えています。本セッションでは、単なる規格の紹介にとどまらず、「なぜその仕様が必要なのか」「どのような課題を解決するために設計されたのか」といった背景に着目し、TSN の全体像を体系的に理解できるよう解説します。
3	FPGA	午前	講演 講師によるデモ	最新の FPGA スマート・エンベデッド・ビジョン・ソリューションを活用し、PolarFire® SoC デバイスを用いたハンズオン・デモンストレーションを通じて、AI および機械学習 (ML) の基礎から応用までを包括的にご紹介します。参加者は、AI/ML VectorBlox ™エンジンおよび SDK の主要コンポーネントについて理解を深め、物体検出や顔認識を含むさまざまな AI/ML モデルを先進的な FPGA ハードウェア上で組み込み・展開する方法を学ぶことができます。
		午後	実習ラボ	Libero® SoC 設計ツールを使用し、カスタマイズしたメモリやペリフェラルを備えた FPGA ベースの RISC-V プロセッサの実装を、実際に体験いただけます。RISC-V プロセッサ、メモリ、ペリフェラル IP コアの選択・設定から、SmartDesign キャンパスを用いた IP コアの接続、カスタム・マイクロコントローラの構築までを一貫して学習。受講後には、独自のニーズに合わせたカスタム・マイクロコントローラ設計のスキルが身につきます。 参加要件: ・ 少しでも FPGA デバイス及び設計・開発ツールを使用した経験があること ・ Windows PC の使用経験があること ・ (あると望ましい) Linux の基本的なコマンドを使用できる ・ (あると望ましい) AI/ML に関する基礎知識 ・ (あると望ましい) 組込みソフトウェア開発に関する基礎知識

詳細については、クライアント・エンゲージメント・マネージャーの相川 卓弥 (<u>takumi.aikawa@microchip.com</u>) までお問い合わせください。

スポンサー





















